Université Cotes d'Azur/EUR DS4H **Novembre 2022**
Master 1 Electronique
Enseignement : Composants logiques programmables
Documents de cours/TD/TP autorisés

CONTROLE (1H30)

Exercice 1 : Question de cours

1.1 – Le rôle d'un FPGA est de réaliser des accélérateurs matériels. Que cherche-t-on à améliorer par rapport à une exécution sur un processeur ?

1.2 - Lister les différentes étapes qui permettent de concevoir un système sur un composant logique programmable et préciser leur rôle.

1.3 - Pour déterminer le nombre de cellules élémentaires (CE), citer les approches utilisées dans le cas des CPLDs, des FPGAs avec LUT puis avec MPX.

1.4 - Lors des phases de placement et de routage, que cherche-t-on à optimiser ? Ces deux phases peuvent elles être réalisées séparément ou de manière conjointe ?

1.5 – Expliquer comment est calculé le temps de réponse sur un FPGA.

Exercice 2 : Synthèse sur FPGA

On se propose dans le cadre de cet exercice de réaliser une unité de calcul (32 bits) pour la cryptographie intégrant les fonctions : application d'un masque M, la fonction XOR, des décalages. Les équations par étage pour la sortie S_i et le calcul de la retenue Ri sont données ci-dessous :


$S_i = /Sel_1./Sel_0.M_i.A_i + /Sel_1.Sel_0.(A_i \text{ XOR } B_i) + Sel_1./Sel_0 . A_{i-1} + Sel_1.Sel_0 . A_{i-2}$

2.1 -Calculer le nombre de cellules nécessaires pour effectuer la synthèse de ce composant pour les familles suivantes : CPLD MAX7000 (8 produits), FPGA avec 4-LUT puis MPX4->1.

2.2 - Calculer avant routage le temps de réponse : Tcellmax7000 = 3ns, Tcell_4LUT = 1.5 ns, Tcell_mpx= 1ns.

Exercice 3 : Routage

Considérons des cellules élémentaires interconnectées comme indiquer sur le graphe ci-dessous.



3. 1- Effectuer le placement et le routage pour un FPGA type MESH.

3.2 – Evaluer le temps de réponse avec Tcell= 3 ns, T_{SM} = 1ns.

3.3 – Rependre les questions précédentes pour un FPGA de type MESH de clusters de 8 CEs: Tcell=3ns, $T_{inter_cluster}$=3ns.

Exercice 4 (Relatif aux TPs) : Gestion d'un écran vidéo

On souhaite réaliser sur FPGA un système de détection de contour. Pour y parvenir, l'image est transformée en une image en niveau de gris, puis passe par un filtre sobel en x et un filtre sobel en y. L'image finale est reconstituée à partir des sorties des 2 filtres sobel.

4.1 - Lister les process pour réaliser ce système et indiquer les fonctionnalités réalisées.

4.2- Est-il possible d'améliorer les performances de ce système ? dans le cas positif, expliquer comment et le gain attendu.

Exercice 1.

1.1 : Le rôle d'un FPGA est de réaliser des accélérateurs matériels :
on cherche à améliorer : l'accélération par rapport à une exécution processeur.
mais aussi : le parallélisme, la latence, la consommation.

1.2 : Étape qui permet de concevoir un système logique programmable :

1. Spécification / Modélisation : Définir les fonctions à réaliser (combinatoire / séquentiel...)
2. Écriture des équations logique / Description VHDL : traduction des fonctionnalités en équations ou en VHDL.
3. Synthèse logique : - CPLD : extraction nb cellules
   - FPGA : décomposition en LUT ou cellule MUX
4. Placement :
   affection des cellules aux blocs (CLAB, CLB)
5. Routage : Connexions des cellules via les interconnexions Prog :
   - Switch box (mesh)
   - fast-track (ALTERA)
   - BLA (EPLD)
6. Génération du bistream :
   Programation SRAM / EPROM / antifusible.

1.3 : Déterminer nb CE :

1. CPLD → (MAX 7000 - 8 Produits sous)
   si $P \in N \rightarrow 1$ cellule
   si $P > N \rightarrow NC = [(P - N)/(N - n)] + 1$
   ici $N = 8$
2. FPGA à LUT : représentation en arbre (And / or)
   regroupement des AND par regroupe k entrées
   décomposition des OR si nécessaire.
3. FPGA MUX : le cours note la synthèse par décomposition binaire
   → décompose arbre binaire de multiplexeurs
   → nb cell est obtenu en suivant la décomposition

1.4 : optimisation (placement / routage)
on cherche à réduire le temps de réponse
en minimisant : la longueur des entrées connexions
le nb de switch box traversé
la distance entre cells critiques.

Placement et routage : le cours dit que sur FPGA clustérisé.
il faut faire un partitionnement préalable.
→ séparé

1.5 : calcule temps réponse FPGA

$t_{bld} = t_{cell} + t_{routing}$.

t_{cell} : LUT : 1,5 ns
FPK : 1 ns
CPLD : 3 ns

$t_{routing}$: South matrix (SM)
inter-cluster (interconnect delay)

exercice 2 :

unité de calcul : 32 bit

$$S_i = \underbrace{\overline{Sel_1} \cdot Sel_0 \cdot A_i}_{1} + \underbrace{\overline{Sel_1} \cdot Sel_0 \cdot (A_i \oplus a_i)}_{2} + \underbrace{Sel_1 \cdot \overline{Sel_0} \cdot A_{i-1}}_{3} + \underbrace{Sel_1 \cdot Sel_0 \cdot A_{i-2}}_{4}$$

4 portes

2.1. a.


16 4 2 1
1

P = 4
N = 8

donc si $P \in N$ → 1 cell
→ 1 cell / bit donc 32CE pour 32 bits.

b. FPGA. 4 LUT

$S_i^t = S_i^1 + S_i^2 + S_i^3 + S_i^4$



C. ALU:

$$S_i = \underbrace{\overline{Sel_1} \cdot \overline{Sel_0} \cdot M_i A_i}_{1} + \underbrace{\overline{Sel_1} \cdot Sel_0 \,(A_i \oplus B_i)}_{2} + \underbrace{Sel_1 \cdot \overline{Sel_0} \cdot A_{i-1}}_{3} + \underbrace{Sel_1 \cdot Sel_0 \cdot A_{i-2}}_{4}$$


$Sel_0 (A_i \oplus B_i) + \overline{Sel_0} \cdot M_i A_i$ Sel_1 $\overline{Sel_0} \cdot A_{i-1} + Sel_0 \cdot A_{i-2}$.



$M_i B_i$ $A_i \oplus B_i$



A_{i-1} A_{i-1}



$S_i = \overline{Sel_1} \cdot \overline{Sel_0} \cdot \Pi_i \cdot A_i + \overline{Sel_1} \cdot Sel_0 \cdot (A_i \oplus B_i) + Sel_1 \cdot \overline{Sel_0} \cdot A_{i-1} + Sel_1 \cdot Sel_0 \cdot A_{i-2}$

4 produit 4 produit 3 produit 3 produit


CPLD : 8 Produit.

on a $P = 4$ produit donc $P < 8$ on utilise 1 CPLD.

$S_1 = P_1 + P_2$ → $\overline{Sel_1}\,\overline{Sel_0}\,\Pi_i A_i + \overline{Sel_1}\,Sel_0\,(A_i \oplus B_i)$

$S_2 = P_3 + P_4$ → $Sel_1\,\overline{Sel_0}\,A_{i-1} + Sel_1\,Sel_0\,A_{i-2}$

$S_{tot} = S_1 + S_2$ → $S_1 + S_2$.



1 cellule car

$P = 4$ produit

et $P = 8$ cpld fonctionne.

$t = t_{cell} + t_{i...}$


$= 3\,ns + ...$

FPGA : 4-LUT

$S_1 = P_1 + P_2$ → $\overline{Sel_1}\,\overline{Sel_0}\,\Pi_i A_i + \overline{Sel_1}\,Sel_0\,(A_i \oplus B_i)$ ⇒ $\overline{Sel} \cdot (\overline{Sel_0}\,\Pi A_i + Sel\,(A_i \oplus B_i))$.

$S_2 = P_3 + P_4$ → $Sel_1\,\overline{Sel_0}\,A_{i-1} + Sel_1\,Sel_0\,A_{i-2}$ → $Sel_1 \cdot (\overline{Sel_0} \cdot A_{i-1} + Sel\,A_{i-2})$

$S_{tot} = S_1 + S_2$ → $S_1 + S_2$.




$t = 2\,t_{cell} + t_{--}$

$= 2 \times 1{,}5 + ...$


$= 3\,ns\ t_{--}$

MUX 4 → 1.

$S_i = \overline{Sel_1} \cdot \overline{Sel_0} \cdot \Pi_i \cdot A_i + \overline{Sel_1} \cdot Sel_0 \cdot (A_i \oplus B_i) + Sel_1 \cdot \overline{Sel_0} \cdot A_{i-1} + Sel_1 \cdot Sel_0 \cdot A_{i-2}$








$$t = 3 \times t_{cell} + t_{-}$$
$$= 3 \times 1\,ns$$
$$= 3\,ns + t_{-}$$

Exercici 3:



CE15

CE1 CE14 CE12 CE7

CE5 CE4 CE6 CE11 CE10 CE9

CE2 CE3

CE18 CE13 CE8

CE17

